삼성전자 3나노 반도체 GAA 알아보기

최근 삼성전자가 세계 최초 GAA기반의 3나노 공정 양산을 발표한다고 하여 이슈입니다. GAA가 기존 반도체 공정과는 어떻게 다른지, 장점은 무엇인지 등에 대해 간략히 알아보도록 하겠습니다.

 

 

반도체 미세화 공정기술

• 반도체에서 미세공정 '나노미터'는 반도체 안에서 전기 신호들이 자나 가는 길, 즉 전기 회로의 선폭을 말한다.
• 반도체 칩이란 반도체 원판인 웨이퍼로 만든 집적회로(Integrated Circuit, IC)를 뜻한다.
• 집적회로는 웨이퍼를 다이(Die)라는 작은 사각형 형태로 쪼개고, 거기에 전기회로를 새겨놓고 트랜지스터를 넣어 만든다.
• 공정이 미세할수록 다이 크기를 작게 하여 한 웨이퍼에 더 많은 집적회로를 생산할 수 있다.
• 트랜지스터 개수는 반도체 성능을 결정짓는 중요한 요소가 됨
• 트랜지스터는 전기 신호를 증폭하고 스위치 역할을 하며, 트랜지스터의 신호를 켜고 끄는 것으로 컴퓨터가 이진법으로 계산할 때 알아야 할 0과 1이라는 정보를 구분하는 역할을 함
• 트랜지스터는 게이트에 전압을 인가하면 채널(Channel)을 통해 소스(Source)와 드레인(Drain)으로 전류가 흐르면서 동작
• 평판(Planar) 트랜지스터는 게이트와 채널이 하나의 면으로 닿아있어 평면 구조로 트랜지스터 크기를 줄이다 보면 소스와 드레인 간 거리가 너무 가까워져 게이트가 제 역할을 하지 못하고 누설전류가 생김
• 2D구조의 공정에서 3D 구조의 공정기술로 개발되면서 게이트와 채널 간 접하는 면을 넓혀 반도체 성능을 향상시킴
• 공정 미세화 장점으로는 생산 효율이 증가, 전자 이동 거리 및 시간의 감소로 인한 성능의 증가, 전력 소모 및 발열을 줄일 수 있음

 

반도체 미세공정의 어려움

• EUV(Exterme UltraViolet) 노광장비 필요: 기존 불화 아르곤 레이저보다 빛 파장이 짧아 회로를 더 세밀하게 그릴 수 있는 극자외선 노광장비가 필요
• EUV 노광장비의 공급 부족: 현재 네덜란드의 ASML에서만 공급 가능하나 만들 수 있는 수량이 한정적이어서 반도체 생산 업체들의 EUV 노광장비를 확보하려는 경쟁이 치열함
• 양자 터널링 현상: 반도체에 흐르는 전자가 회로를 넘어서 원하지 않는 방향으로 흘러가는 현상으로 반도체의 오동작을 일어나게 하며 누설 전류도 발생

 

FinFET

• 기존 평면 구조의 한계를 극복하기 위해 도입된 입체(3D) 구조의 공정기술로 접점 면적을 키워 반도체 성능 향상 및 누설 전류를 줄임.
• 구조가 물고기 지느러미(Fin)와 비슷하여 FinFET이라고 부름

평면 구조와 FinFET 구조 차이 (출처: 삼성전자)

 

GAA(Gate-All-Around)

• 3나노 이하 초미세 회로에 도입될 구조로 트랜지스터의 전류가 흐르는 채널 4면을 게이트가 둘러싸고 있어 전류의 흐림이 보다 세밀하게 제어하여 채널 조정 능력을 극대화 시킴 (FinFET 채널 3면을 게이트가 둘러싸고 있음)

 

반도체 트랜지스터 세대별 비교 (출처: 삼성전자)

 

MBCFET™(Multi Bridge Channel FET)

• 단면의 지름이 1나노미터 정도로 얇은 와이어(Wire) 형태의 채널의 경우 충분한 전류를 얻기가 힘든 점을 개선한 것으로, 종이처럼 얇고 긴 모양의 나노시트(Nano Sheet)를 여러 장 적층해 성능과 전력 효율을 높인 삼성전자의 독자적인 기술
• 7나노 FinFET에 비해 공간은 45% 정도, 소비 전력 50% 절감 가능하여 반도체 성능을 약 35% 개선할 수 있음
• 채널의 가로 너비를 자유롭게 조절하여 각종 반도체 종류에 적합한 설계를 자유롭게 구현할 수 있음
• 기존 FinFET 공정을 활용하여 MBCFET 공정을 만들 수 있음

반도체 트랜지스터 별 비교(출처: 삼성전자)

 

VTFET(Vertical Transport FET)

• 삼성전자와 IBM이 공동연구를 통해 발표한 새로운 반도체 공정 기술
• 기존 반도체는 트랜지스터를 수평으로 배치하였으나 VTFET는 트랜지스터를 수직으로 세워 배치하여 한정된 공간에 더 많은 트랜지스터를 배치할 수 있게 함
• 기존 FinFET대비 최대 85%의 전력을 절감할 수 있음.
• GAA 구조를 가진 트랜지스터의 성능을 2배가량 끌어올림
• VTFET는 2nm대비 더 진보된 제품에 첫 적용될 것으로 예측하고 있으며 상용화는 빨라도 2026년 이후가 될 것으로 예상하고 있음

VTFET(좌), 기존 FinFET 구조 (우) 비교 (자료: IBM)

 

반도체 미세공정 기술 로드맵

• 삼성전자는 7nm부터, TSMC는 5nm부터 EUV를 도입
• 현재까지 파운드리 업체는 FinFET 공정을 적용
• 4nm미만 선폭부터는 FinFET 구조적인 한계점에 봉착 (동작 전압을 더 이상 줄일 수 없음)
• GAA공정 적용은 삼성전자 3nm부터, TSMC는 3~2nm부터 적용 계획

반도체 공정기술 로드맵 (출처: 신한금융투자)

 

GAA 적용 이슈사항

• 삼성전자 GAA 공정 수율은 아직 목표보다 훨씬 낮은 10~20% 정도인 것으로 알려져 있다. 
• TSMC는 3나노 수율 불안정을 해소하고 2022년 하반기 양산하겠다고 의지를 보임 
• 공정 수율은 70% 이상 끌어올려야 반도체 생산 가격을 낮춰 고객과 유리한 협상에 나설 수 있다고 함
• 아직까지 낮은 수율로 인해 본격적인 양산은 2024년 이후로 예상하는 의견도 있음
• 반도체 설계회사(펩리스회사)들도 GAA공정을 고려하여 반도체를 설계해야 함.
• 아직은 GAA공정에 대해 최첨단 기술로 인한 신뢰성 문제로 인해 도입하기에는 리스크가 크다고 생각하여 FinFET를 선호 중

 

 

 

마무리

간략하게 반도체 초미세공정에 대하여 알아보았습니다.

현재 삼성전자의 초미세공정 4nm의 공정 수율은 TSMC에 뒤처져있다고 합니다.

이번에 양산을 계획한 3나노 공정의 GAA로 뛰어난 기술력을 표출하여 초미세 공정 경쟁에서 한발 앞서 나아가고, 수율도 잡아 TSMC와의 큰 점유율 격차를 줄였으면 좋겠습니다.